。 ： 2？  术 《   语《。 】。2.0.1》  晶圆    w！afer — ：     经过集！成电路前工序加工后！形成：了，电，路管芯的硅或—其他化合物半导体】的圆形单晶》。片 — 2：.0.2 》 中测 《   chip t！。e，sting 】 ？    对完成【前工序工艺的—晶圆进行器件—标准和功能性—。电学：测试 【 2.？0.3  磨片 】。   ？wafer g【rinding 】  —   通过磨轮【磨削：等手段对晶圆背【面减薄以满》足划片？加，工的厚度《要求 【 2.0.4  】划片：  ：  wa《fer saw ！     】将减薄后的晶圆切割！成独立的芯》片 2.！0.5  粘片【 ， ，d，ie bond ！   —  ：将切割好的芯片置放！。到引线框《架或封装衬底或基】座条带上 】 2.0.6 】 ，焊线：    wir【e bond—  【  ： ，芯片上的引》线孔通过金线或铜】线等与框架衬—底上的引脚连接使芯！。片电路能与外部【电路连？通 《 2.0—.7 ？ 塑封    mo！ldi？ng：。 —    环氧—树脂经模注、灌【封、压入《等工序将芯片、框】架或基板、》电极引线等》封为一体 》 ？ 2.0.8【  电镀 》 plating ！。 ，。   —  ：。在框架引脚上形【成保护性《镀层以增《强可焊性 】 2.0》.，9， ， 成品？测试  tes【tin？g 【    《对包封后《的集成电路》产品分选测试的【过程 》 2.0—.10  晶圆级封！装，  wafer l！evel p—ackag》ing ！    在》完整晶圆上完成包】括成品测《试，在内的各道工艺【最后：切割成？单个电路的封装形式！。 2.0！.11  通—孔  throu】gh si》licon v【。ia — ：    采用—深层：等离子刻蚀、激【光加：工或湿法刻蚀—等方式？在，芯片和？芯片：之间、晶圆》和晶圆之《间制作垂直导—。通，。 2.】0.12 》 凸块？    bu—mping 【。 《 ，   采《用金、铅《锡或铜等材料—利用薄膜或》化学镀工艺制成【倒装芯片电路—的，接触点 》