:
:2, 术 【语
!2.0?.1 《晶圆 《 wafer【
】 :经过集成电路—前工序?加工:后形成?了,电路管芯《的硅或其他化合物半!。导体的圆形单晶片】
?
2.0.2 ! 中测 》 c?hip? ,tes?t,ing
】
: 对完成—前,工序:工艺的晶圆进行【器件标?准和功能性电学【测,试
:
》。2,.,0.3 磨片 】 w《afer gri】n,ding
】
—通过磨轮磨削等手段!对晶:圆背面?。减薄以满足划片加工!的厚度要求
【
:
:2.0.4 — 划片 【wafe《r saw
】
将减!薄后:的晶圆切割成—独立的芯《片
:
,
?
2.0.》5 粘片 di!e bond—
! ,将切割?好的芯片置放到引线!框架或封装衬底【或基:座,。条带上
》
,
:
2.0.6— :焊线 》 wire bo】nd
》
,
《 芯片上》。。的引线孔《通过金线或铜线等】与框架衬底上的【引,脚连接使芯片电路】能与外部《电路连通《
:
2.0【.7 塑封 【 : moldi—ng
?
:
,
—。。环氧树脂经模注、灌!封,、压入等工序—将芯:片、:框架或基板》、电:。。极引线等封》为一体
—
2.0.8 ! 电镀 plat!。ing
! 在框—架引脚上形》成保护?性镀层以增强—可焊性
】
2.0.9 】成品测试 t【esting—
【 对包封后【的集成电《路产品分选测试的过!。程
2.!0.1?0 晶圆级—封装 wafer! ,leve《l pac》kaging
】
?
, 在》完,整晶圆上完成包括】成品测试在内的【各道工?艺最后切割成单个】电路的封装形—式
2】.0.11 【通孔: throu【gh sil—icon vi【a
】 采用深层等离!子刻:蚀、:激,光加工或《湿法刻蚀等方式在】芯片和芯《片之间、晶圆和【晶圆之间制》作垂:直,导通
【
2.0.12 】 凸块 【bumping【
》
《。 采:用金、?铅锡或铜等材料【利用薄膜《。。或化学?镀工艺制成倒装芯】片,电路的接触点
】