2》。  术    语】 ： ： 《。2.：0.1  晶圆【    w》afer ！     经过集成！电路前？工序加工后形成【了电路管《芯的硅或其他化合】物，半导体的圆形—单晶片 ！2，.0.2  中【测    chi】p testing！ ？     对】完成前工序工艺的】晶圆进行器件标准和！功能性电学》测试 — 2.0.—3  磨《片 ：   w《afer gri】nding 【。 ，     通过！磨轮磨削《等手段？对晶圆？背面减？薄，以满足划片加工【的，厚度要？。求 ： ： 2.0—.4： ， 划：片，    waf【er saw 【 ， 《   ？ 将减薄《后的晶圆《切割成独《立的芯片 》。。 2—.0.5《  粘片 》。 di？e bond 【 ： ，     —将切割好的芯片置】放到引？线框架或封装衬【底，或基：座条带上《 2【.0.6  焊【线  ？。  w？ire？。 bo？n，d   ！  芯片上的引线孔！通过金线或铜—线等与框架》。衬底上的引脚连接使！芯片电路能与外部】电路连通 】。 2.0.7【  塑封 》   moldi】ng 》 ：     环氧树】脂经模注、灌封、】。压入等工序将芯片、！框架或基板》、电极？引线等？封为一体 ！ 2.0.8  电！镀 ： plating ！  —   在框架—引，脚上形成《保护性镀层以—增强可焊性 — 2—.，0.9？。  成品《。测试  tes【t，ing 【     对包封！后的集成电》路产品分选测—试的过程《 —2.0.1》0，  晶圆级》封装  《wa：fer？ lev《el p《。ackaging】。    ！ 在完整《晶圆上完成》包括成？品测：试在内的各道工【艺最后？切割成？。单个电路的封装形】式 【2.：0，.11 《 通孔  th【rou？gh sili【con via 】 ？     采【用深：层等离子刻》蚀、激光加》工或湿？法刻蚀等《方，式在芯片和芯—片之：间、晶？圆和：晶圆：。之间制作垂》直导通 ！2.0.《12  凸块— ，   bumpi】ng 《 ： ，  ：   ？采用金、铅锡或铜】等材料利用薄膜或】化学镀工艺制成倒装！芯片电？。路的接触《点 ？