。 ？ 2：  术  》  语 ！ ， 2.？0.1  晶圆【    waf【er： ，。    】 经过集成电路前工！序加工后形成了【电路管芯的硅或【其他化合《物半导体的圆形单晶！片 ？ 《2，.0.？2  中测 —   ？c，hi：p testing！ ，  —   对完成—前工序工艺的—晶，圆进行器件标准和】功，能性电学测试 】 《。2.0.3  磨】片    wa【fer g》rinding ！     通！。过磨轮磨削等—手段对晶圆背面减】薄以：满足划片加工—的厚度要《求 ： ？ 2.《0.4  划片 】   wa》。fer saw【 —    将减薄【后的晶圆切割成独立！的芯片？ 2【.0：.，。5，  粘片 》。 d：ie bond【 ， ：     【将切割好的芯—片置：放到引线框架或【封装衬底《或，基座：条带上 ！2.0.《6  焊线   】 wire》 bon《d   ！  芯？片上：的引线孔通过金线】或铜线等与框—架衬底上的引脚【连接使？芯，片电路能与外部【。电路连通《。 ？ 2.0.7】  塑封    】molding ！。     】。环氧树脂经模注、灌！封、：。压入等工序》将芯片、框架或基】板、电极引》线等封为一体 【 》2.0.8 — 电镀 《 platin【g 》   《 ， 在框架引脚上【形成：保护性镀层以增【强可焊性 ！ 2.0.9—  成品《测试  《tes？。ting 》  — ，  ：对包封后《的集成电路产—品分：选测：试的过程 ！ 2.0.》10  晶圆级封】装  waf—e，r level 】packagi【ng ？ ：     在】完整：晶圆上完成包括【成品测试在内的【各道工艺最后切割成！单个电路的》。封装形式 】 2.0》.11  通—孔，。  th《roug《h sil》icon 》vi：a 《     采】用深层等离子—刻蚀、？激光加？工或湿法刻蚀等方】式在芯？片，和芯片之间、晶圆】和晶圆之间制作垂直！导通 》 2《.0.12》  凸？。块    》bum？ping 》 ：    — 采用？金、铅锡或》铜，。等材料？利用薄膜或化学镀工！。艺，制，成倒装芯《片，电路的？接，触点 《