2  术】    《语 ！2.0.1 — 晶圆    wa！fer ！    经过—集成电路前工—序，加工后形《成了电路管芯—的硅或其《他化合物《半导体的圆形单晶片！ 《 2.0》.2  中测   ！ chip te】。st：ing 【     对完】成前工序工艺—的，。。晶圆：进行：器，件标：准和功能性》电学测试 ！ 2.？0.3  》磨片    wa】fer？ ，grind》in：g 》     —通，过磨轮磨削等手段对！晶圆背面减薄—以满足划片》。。加工的？厚度：要求 —。 ：2.：0.4  划片  ！  w？afer saw ！    】 将减薄后的晶圆】切割成独立》的芯片 ！2.0.5 — 粘片？  die》 bond ！     将切割！好的芯片置放—。到引线框架或封装】衬，底，或基座条《带上 ？ 》2.0.6》  焊线 》   wir—e bond ！     芯片！上的引线孔》通过金线或铜线等与！框架衬底上的引脚连！接使芯片电路能与外！。部电路连《通， ： 2.0【.7 ？ ，塑封    mo】ldin《g ？。 ？     环氧树】脂经：模注、灌封》。、压入等工序将【芯片、框架或基板、！。电，极，。引线：等封为一体 — 2.【0.8  电—镀  ？plating【。   】  ：在框架引脚》上形成保护性镀层以！增强可焊性 — ？ ， 2.0.9  】成品测试  —testing 】   【  对包封后—的集成？电路产品分选—。测试的？过程： —2.0？.，10  晶圆级封装！  ：wafer —level pac！kaging 】     】。在完：整晶圆上《完成包括成》。。品测试在《内的各道工艺最【后切割成单个—。电路的封《装形式？ ， 2.0.！11  《通，。。孔  ？thro《ugh sili】con？ ，via？ 》。。     》采，用深层等离子—刻蚀、激光加—工或湿法刻》蚀，等方式在芯片和芯】片之间？、晶圆和晶圆之间】制作垂？直，导通 【 2.0.1—2 ： 凸块  》。。  bumping！   】  采用金》、铅锡？或铜等材料利—用薄膜或化学镀【工，艺制成倒装》芯片电路的接—触点 ？。 ，