。 2  术】    语 【 ？ 2.0—.1  《晶圆 ？。   ？wa：fer ！    经过—集成电路《前工序？加，。工后形成了电—路管芯的硅》或其他？。化合物半导》。。体，。的圆形单晶片 ！ ，。。 2.0》.，2  中测 —   chip t！esting— 《    》 对完成前工序工】。艺的晶圆《进行器件标准—和功能性电学测试 ！ ， 2.0【.，3  磨片  【  wafer【 grinding！ ： ， ：     通过磨】轮磨削等手》段对晶圆背面减薄】。以满足？划片加工的厚度要求！ 2.】0.4  》划片：    wa—fe：r ：。saw 】 ，  ：  将减薄后—的晶圆切割成独【立的芯片 ！ 2.0.5— ， 粘片  d—。ie bond【 ， 《   ？  将切割好的芯片！置放到引《线框：。架或封装衬底或基座！条带上 ！2.0.6  【焊线    —wire b—ond 【     芯片】上的引？线孔通过《金线或铜线等—与框架？衬底上的引脚连【接使芯片电路能与】外部电？路连通 —。 2.0.7 ！ 塑封    mo！ldin《g， ， ？    》 ，环，氧树脂经《模，注、灌封、压入等工！序将芯片、框架或基！板、电极引线—等封为一体 ！ ， 2.0.8  电！镀  pla—tin？g ？ ： ，     》在框架引脚》上形成保护性镀【层以增强《可焊性 《 2.0.！9  成品测试 】 testing ！ ： ？    《对包封？后的集？成电路产品分选测试！的过程 ！2，.0.10  晶】圆级封装  —wafe《r leve—l pac》k，aging》    ！ 在完整《晶圆上完成包括【成品测试在内的【各，道工艺最后切割【成单：。个电：路的封装形式 】 2.0【.11 《 通孔  thro！ugh 《silicon【 via 】    》 采：用深：层等：离子刻蚀、激光加】工或湿法《刻蚀等方式》在芯片？。和芯：片之间、晶圆和晶】圆之间制作垂直【导通 【 2.0.12 】 凸块  》  bump—ing 《     ！采用金、铅锡或铜】。等材料利用薄—膜或：化学镀工艺制—成，。倒装芯？片电：路的接触点》 ：