2  术】。 ，   语《 2！.0.1《 ， 晶圆   — waf《er 【  ：   经《过集成电路前工序加！工后形成了电路【管芯：的硅或其他化—合，物半导体的》圆形单晶片 ！ 2.0.—2  中测》 ，  ： c：hip te—。s，ting ！     对完成】前工序工艺》的晶圆？进行器件标准和【功能性？电学测试《。 2.】0.3  磨—片    waf】er grindi！。n，。g ：     ！通过：磨轮磨削《等手：段，对晶圆背面减薄以满！足划：片加：工，的厚度？要求 》 2.》0.4  划片【    waf【er saw 】    【 将减薄后的晶圆】切割：成，独立的芯片 【 2.0.5！  粘？片  d《。ie b《ond — ？    将切割好的！芯片：置放到引线》框架或封装衬底或基！座条带上《 《 2.0.6  ！焊线 ？。 ，  wire b】。ond ！    芯片—上的：引线：孔通过金《线或铜线等与框架】衬底上的引脚连接使！芯片：。电路能与外部电【。。路连通 【 2.0.7  ！塑封 ？  ： mold》ing 】    《 环氧树脂经模【注、灌封《、压入等工》序将：芯片、框架或基板、！电极引线等》封为一？。体， 2.】0.8 《 电镀  pla】ting 》。 ： ： ，    在框—架，。引，脚上形成保》护性镀层《以增强？可，焊性： 《 ：2.0.《9，  成品测试—  testi【n，g 【。    对》包封后？的集成电《路产：品分选测试的—。过程 】2.0.10 【 晶圆级《封装  wa—fer level！ pac《。kagi《ng 【 ，    在完—整晶圆上《完成包括成品测【试在内？的各：。道工：。艺最后切割成单【。个，电路的封装》。形，式 — 2.0.1—1  通孔  t】。hrough— silicon】 via — ？    《 采用深层等离子刻！蚀、激？光加工或湿法刻【蚀等方式在芯片和芯！片之间、晶圆—和晶：圆之间制作垂直【导通 《 2.0【.12  凸块【    bumpi！ng  ！   ？采用金？、铅锡或《铜等材料利用薄膜】或化学镀《工，艺制成倒《装芯片电路》的接触点 》 ，